

Tipp für Leiterplattendesigner

# Fertigungsgerechtes Layout für HDI-Leiterplatten

Im sechsten Kapitel der HDI- und Mikrovia-Beitragsreihe erläutern die Experten von CONTAG einen der häufigsten Fehlerquellen beim Entwurf von Leiterplatten: Dem Verhältnis zwischen Bohrlochdurchmesser und Bohrlochtiefe, besser bekannt als Aspect Ratio.

### Kenngößen Lagendicke und Bohrlochdurchmesser

Das von konventionellen Leiterplatten gut bekannte Problem der Aspect Ratio gewinnt bei HDI-Leiterplatten stark an Brisanz, denn kritisch wird es meist bei Sacklöchern (Blind Vias) und kleinen Lochdurchmessern. In Gestalt von Mikrovias (Wir erinnern uns: Ankontaktierungen mit Lochdurchmessern von typischerweise 200 µm und weniger) kommt in der HDI-Technik fast immer beides zusammen. Bei den gebräuchlichen Herstellungsverfahren wird nach dem Bohren an den Bohrlochwandungen zuerst eine elektrisch leitfähige Grundschicht (Kupfer, Kohlenstoff, Palladium o.ä.) aufgebracht, um dadurch den initialen Stromfluss bei der anschließenden galvanischen Kupferverstärkung zu ermöglichen. Diese beiden Prozessschritte sind notwendig, um die jeweiligen Ebenen elektrisch leitfähig miteinander zu verbinden.

Die im Ergebnis resultierenden Kupferhülsen müssen gleichmäßig, ohne Fehlstellen und dabei unter verschiedenen Belastungen, wie z.B. dem späteren Lötvorgang, haften sein. Daher muss die resultierende Stärke der Kupferhülsen auch eine gewisse Mindestdicke aufweisen (typischerweise ab etwa 15 bis 20 µm, die Vorgabe der CONTAG GmbH liegt hier bei 20 µm). Voraussetzung dafür ist, dass bei beiden Prozessen eine gleichmäßige und vollständige Benetzung sowie ein kontinuierlicher Austausch der Reaktionsflüssigkeiten in allen zu metallisierenden Bohrungen stattfinden können. Dies ist letztendlich eine Frage der Prozessführung und der Anlagentechnik, wird aber umso kritischer, je kleiner die Bohrungen und

größer die Platinendicke ausfallen. Bei Durchkontaktierungen werden die Öffnungen von den Reaktionsflüssigkeiten vollständig durchströmt und es ergeben sich typischerweise maximale Aspect Ratios von bis zu 1:10, was bei üblichen Bohrlochdurchmessern und normalen Leiterplattendicken selten ein Problem darstellt.


Anders jedoch beim Sackloch ohne vollständige Durchströmung: Hier hängt die Benetzung der Bohrlochwandungen entscheidend am Aspect Ratio. Hier gibt es eine relativ scharfe Grenze bei einem Aspect Ratio von etwa 1 : 0,8 bis 1 : 1, bei deren Unterschreitung eine sichere und dauerhafte Kontaktierung nicht mehr gewährleistet ist.

### Wo liegen die Tücken?

Zunächst einmal ist vielfach nicht ganz klar, auf welche tatsächlichen Größen sich die Berechnung des Aspect Ratio bezieht (siehe Grafik). Allgemein ist das Aspect Ratio als das Verhältnis von Bohrdurchmesser zu Bohrtiefe beschrieben.

### Bohrdurchmesser

Wir erinnern uns: Im CAD-System und in den meisten Produktinformationen bzw. Design Rules der Leiterplattenhersteller wird meist die Sollgröße „Loch-Enddurchmesser“ beschrieben; gebohrt wird aber tatsächlich mit einer realen Bohrzugabe, um den Kupferauftrag bei der späteren Ankontaktierung auszugleichen und ggf. den Enddurchmesser in das geforderte Toleranzfeld zu bringen. Während bei Bohrungen für Bestückungen oftmals großzügige Plus-toleranzen (bis zu 0,15 mm größer als der in den Fertigungsdaten beschriebene Enddurchmesser) und nur minimale Minustoleranzen (max. 0,05 mm) zulässig sind, dürfen Vias z.T. auch großzügigere Minustoleranzen aufweisen. Diese werden dann ausgereizt, wenn es notwendig ist, Restringe auf das fertigungstechnisch notwendige Mindestmaß zu vergrößern. Die Bohrzugabe richtet sich also haupt-



Lasergebohrte Löcher (links) setzen auf der inneren Kupferlage auf; mechanisch gebohrte Löcher (rechts) durchbohren die innere Kupferlage, um sicheres Ankontaktieren bei Bohrtiefertoleranzen zu gewährleisten

## Tipp für Leiterplattendesigner



sächlich nach den speziellen Gegebenheiten der Schaltung und kann zwischen 0 bis 150 µm liegen. Generell gibt es hier keine festen Vorgaben; in der Theorie ergeben sich jedoch die Mindestwerte implizit durch den in der Norm IPC 6012 für jede Basiskupferschicht minimal vorgegebenen Außenlagenwert. Dieser beträgt z.B. bei 18 µm Basiskupfer (½ oz/ft²) 33 µm, sodass sich damit theoretisch ein Mindestkupferauftrag von mindestens 15 µm ergeben würde, wenn man annimmt, dass sich das Kupfer im Sackloch und auf der Oberfläche halbwegs gleichmäßig aufbaut. In der Praxis wählen die meisten Leiterplattenhersteller hier jedoch größere Werte, um auch bei Toleranzen der Fertigungsprozesse immer eine gleich bleibend sichere Ankontaktierung und auch mechanische Festigkeit zu garantieren. CONTAG hat sich für einen Mindestschichtauftrag von 20 µm innerhalb der Sacklöcher entschieden, sodass sich hier eine Bohrzugabe von 40 µm ergibt. Für ein typisches Mikrovia (Sackloch) mit einem Realdurchmesser von 150 µm ergibt sich damit ein Bohrdurchmesser von 190 µm für den Bohrlocheintritt auf der Außenlage. Dieses Maß ist dann auch der erste Teil der Berechnungsgrundlage für das Aspect Ratio. Dies gilt generell für alle Bohrverfahren; also auch für mechanische Bohrungen mit konischem Werkzeug und damit einem geringeren Bohrdurchmesser auf der Innenlage.

### Bohrtiefe

Hier wird es komplizierter, da sich die Bezugsgrößen für unterschiedlichen Bohrungstypen unterscheiden. Während lasergebohrte Löcher auf der inneren Kupferlage aufsetzen („Stop-Pad“) werden mit mechanischem Werkzeug gebohrte Löcher durch die innere Kupferlage durchgebohrt, um auch bei unvermeidbaren Bohrtiefentoleranzen eine sichere Ankontaktierung zu gewährleisten. Normalerweise wird die Bohrtiefe so gewählt, dass der zylindrische Teil des Werkzeuges rechnerisch bis zur halben Gesamtinnenlagestärke reicht. Da das Werkzeug an der Bohrerspitze von der zylindrischen Geometrie in einen konischen Verlauf übergeht, reicht die eigentliche Spitze des Werkzeuges und damit die praktisch zu wählende Bohrtiefe etwas in die nachfolgende Dielektrikumsschicht hinein. Dieses Maß hängt aufgrund der Geometrie der Werkzeugspitze damit auch vom gewählten Bohrdurchmesser ab. Bei mechanisch gebohrten Löchern ist für das Aspect Ratio auch noch die tatsächliche Dicke der Kupferinnenlage zu berücksichtigen. Tatsächliche Dicke? Richtig, denn beim sequenziellen Buildup geht es nicht um die Basis-Schichtdicke, sondern um die Gesamtkupferschichtdicke, da je nach Layeraufbau hier auch noch der eventuelle Kupferauftrag (Plating) eines vorherigen Kontaktierungsprozesses zu berücksichtigen. Dies ist immer dann der Fall, wenn auf der jetzigen Innenlage Kontaktierungen (Mikrovias, Sacklöcher oder auch Durchkontaktierungen) enden, d.h. die jetzige Innenlage im vorherigen Schritt eines sequenziellen Lagenaufbaus eine Außenlage war.


Damit ergeben sich zur Berechnung des Aspect Ratio mit der in der Grafik beschriebenen Dimensionierung für lasergebohrte bzw. für mechanisch gebohrte Löcher jeweils die folgenden Formeln:

- $d_{End}$  = Enddurchmesser Bohrung beim Eintritt in die Außenlage
- $d_{Bohr}$  = Tatsächlicher Bohrdurchmesser inkl. Bohrzuslag beim Eintritt in die Außenlage, kleinste Schrittweite für den Bohrdurchmesser ist 50 µm beim mechanischen Bohren
- $d_{Gal}$  = Schichtauftrag Galvanikprozess (Plating)
- $S_{Dielektr}$  = Dicke Dielektrikum (Pre-Preg-Laminat)
- $S_{GalCuAußen}$  = Schichtauftrag Galvanikprozess (Plating) an der Oberfläche
- $S_{BasCuAußen}$  = Dicke Basiskupfer Außenlage
- $S_{GesCuAußen}$  = Gesamte Kupferschichtdicke Außenlage  
 $= S_{BasCuAußen} + S_{GalCuAußen}$
- $S_{BohrLaser}$  = Bohrstrecke Laser: Bohrweg Materialeintritt bis Oberkante Kupfer (Stop-Pad)  
 $= S_{BasCuAußen} + S_{Dielektr}$
- $S_{BohrMech}$  = Bohrstrecke mechanisch: Bohrweg Außenkante Werkzeug  
 $= S_{BasCuAußen} + S_{Dielektr} + S_{GesCuInnen}$
- $S_{GesCuInnen}$  = Gesamte Kupferschichtdicke Innenlage nach dem letzten Prozessschritt


$$AR_{Laser} = \frac{d_{Bohr}}{S_{BohrLaser}} = \frac{d_{End} + 2 \cdot d_{Gal}}{S_{BasCuInnen} + S_{Dielektr}}$$

$$AR_{Mech} = \frac{d_{Bohr}}{S_{BohrMech}} = \frac{d_{End} + 2 \cdot d_{Gal}}{S_{BasCuAußen} + S_{Dielektr} + S_{GesCuInnen}}$$

Kleinste mechanische Bohrerstufung für  $d_{Bohr} = d_{End} + 2 \cdot d_{Gal}$  ist 50 µm!



Ein Blind Via (Sackloch) ist ein auf einer Innenlage endende Ankontaktierung



Mechanisch gebohrte Löcher sind also bei gleicher Dielektrikumsdicke „empfindlicher“ in Bezug auf eine Ausnutzung des maximalen Aspect Ratio. Da jedoch auch das Aspect Ratio als „kritischer Faktor“ in die Fertigungsausbeute eingeht, benutzen viele Firmen als Faustregel generell die strengeren Werte für mechanisch gebohrte Löcher. Wenn dann ein mechanisch gebohrtes Prototypendesign zur Massenfertigung auf lasergebohrte Mikrovias umgestellt wird, so kommt dann die zusätzliche „Reserve“ beim Aspect Ratio der Ausbeute der Produkte zugute.

Zu beachten ist dabei aber, dass in Abhängigkeit von der Dicke des Dielektrikums gewisse Mindestwerte für die Kupferschichtdicke der Innenlage eingehalten werden müssen, damit das Stop-Pad vom Laser nicht „zerschossen“ wird. Dies gilt speziell für impedanzkontrollierte Leiterplatten mit ihren relativ dünnen Kupferschichten. Konisch gebohrte Löcher lassen sich mit dem Laser gar nicht, direkt über mehrere Lagen führende Bohrungen nicht ganz einfach realisieren.

### Was bedeutet das für die Praxis?


**Auch beim Thema Aspect Ratio kommen wir zum gleichen Fazit: sich beim Entwurf exakt an die Designregeln halten, alle sinnvollen möglichen Lieferanten und Konfigurationen bereits bei der Planung berücksichtigen und Extreme nicht ausreizen.**

Wir haben gesehen, dass das Thema Aspect Ratio, obwohl es zunächst sehr einfach zu sein scheint, doch sehr komplex ist. Vor allem, weil es ja nur eine indirekte Größe ist, für die dem Entwickler oder auch Layouter oft das „Gefühl“ bzw. die Erfahrung fehlt. Was den Layouter wirklich interessiert, sind nicht Aspect Ratio und Lagen- und Dielektrikumsaufbauten, sondern „nur“ möglichst kleine Mikrovias und möglichst kleine Pads.

Moderne CAD-Systeme bieten inzwischen umfangreiche und komfortable Möglichkeiten Technologieparameter in System und Bibliotheken einzubinden. Dies gibt jedoch eine trügerische Sicherheit, denn nicht alles technisch machbare ist sinnvoll umsetzbar oder gar wirtschaftlich fertigbar.

Sinnvoller und effizienter ist es, sich vor Lagenauswahl und Erstellung der Bibliotheken für ein Projekt vom Fertiger seines Vertrauens beraten zu lassen. Die CONTAG GmbH bietet diese Beratung seit Jahren und bei Bedarf auch rund um die Uhr an. Dem HDI-Neueinsteiger empfiehlt es sich, Lagenaufbauten und Mikrovia-Dimensionierungen zunächst einmal auf soliden Erfahrungswerten basierend zu „standardisieren“. Eine Tabelle mit den wichtigsten Parametern für gängige Mikrovia-Größen folgt dazu in der nächsten Folge dieser Beitragsreihe in Ausgabe 20/2007. (cm)

**Die vorangegangenen fünf Kapitel dieser Beitragsreihe finden Sie über InfoClick 223479 auf unserem Fachportal im Internet [www.elektronikpraxis.de](http://www.elektronikpraxis.de).**

 [www.elektronikpraxis.de](http://www.elektronikpraxis.de)  
**InfoClick** Alle Kapitel der HDI-Mikrovia-Serie **223479**



## Mit der Darstellung und Interpretation der Ergebnisse ...

... internationaler Forschung will der FED einen Beitrag dazu leisten, den Wissensstatus seiner Mitglieder zu sichern. Eine wichtige Rolle spielt dabei u.a. die Übersetzung und Verbreitung des vielfältigen Normen- und Richtlinienwerks des amerikanischen Fachverbands IPC, dessen international führende Rolle bei der Erarbeitung von Standards unbestritten ist. Ab September 2007 ist nun auch die Industrie-Richtlinie IPC-J-STD-033B.1 als Übersetzung des FED in deutscher Sprache verfügbar.

**Jetzt auch in deutscher Übersetzung**

## IPC/JEDEC J-STD-033B.1

**Handhabung, Verpackung, Versand und Einsatz feuchtigkeits-/reflowempfindlicher Bauelemente für die Oberflächenmontage**

Das Aufkommen von SMD-Bauteilen führte zu einer neuen Klasse von Qualität- und Zuverlässigkeitsgesichtspunkten in Bezug auf Gehäuseschäden, die durch den Reflow-Lötprozess hervorgerufen werden. Die vorliegende Industrie-Richtlinie beschreibt die standardisierten Klassen der Bauteil-Verweilzeit, innerhalb derer feuchtigkeits- und reflowbedingte Schäden vermieden werden.

Luftfeuchtigkeit dringt durch Diffusion in durchlässige Gehäuseteile ein. Im Bestückungsprozess werden die SMD-Gehäuse dann Temperaturen von über 200 °C ausgesetzt. Das Zusammenwirken von schneller Gasbildung, unterschiedlichen Wärmeausdehnungskoeffizienten und Funktionsminderungen an Grenzschichten kann dann dazu führen, dass Gehäuserisse und/oder Delaminierungen kritischer Grenzflächen innerhalb des Gehäuses auftreten.

Der Zweck dieser Richtlinie ist es, SMD-Herstellern und -Anwendern standardisierte Methoden für die Handhabung, die Verpackung, den Versand und den Einsatz der soeben definierten SMD-Bauteile zur Verfügung zu stellen. Die beschriebenen Methoden sollen verhindern, dass Schäden durch Feuchtigkeitsaufnahme zu einer Verminderung von Ausbeute und Zuverlässigkeit führen. Durch die Anwendung dieser Verfahren lässt sich ein sicherer Reflow-Prozess erreichen. Durch den Prozess der feuchtigkeitsgeschützten Umverpackung kann bei Lagerung in versiegelten Feuchteschutzbeuteln eine Lagerzeit von bis zu 12 Monaten erreicht werden.

Weitere Informationen zu den Bezugsbedingungen erhalten Sie von der



**FED-Geschäftsstelle**  
Tel. +49(0)30 8349059  
Fax +49(0)30 8341831  
E-Mail: [info@fed.de](mailto:info@fed.de)  
[www.fed.de](http://www.fed.de)