
Spektrumanalysatoren:

Was Handhelds können müssen



Elektronik ecodesign

Komplexe Sensorik bei Windkraftanlagen Hocheffiziente Reihenresonanzwandler Gerätedesign – universell und ökologisch Was ist Energieeffizienz – Eine erste Metrik



Zehn CAD-Tipps

Korrekte Leiterplattendaten an die Herstellung weitergeben

Durch die Trennung der Leiterplatten-Entwicklung von der Fertigung erfährt die Kommunikation zwischen beiden Bereichen eine Schlüsselrolle. Die Weitergabe richtiger und vollständiger Daten kann dem Leiterplattenhersteller die Arbeit erleichtern – und dem Auftraggeber Zeit und Kosten ersparen.

Von Karim Richlowski

Bei der Erstellung eines Leiterplatten-Layouts auf Basis einer Netzliste bzw. eines Stromlaufplans hat der Layouter viele Punkte zu berücksichtigen. Die Entflechtung der Leiterplatte erfolgt auf Basis

- der ausgewählten Bauelemente z.B. Gehäuseart, Anschlussraster, Kosten bzw. Verfügbarkeit der Bauteile;
 der elektrischen Funktion z.B. HF, EMV, Stromdichte;
- ▶ von mechanischen Anforderungen – z.B. Befestigungsbohrungen, Bauraum im Gehäuse, Anordnung von Bedien- und Anzeigeelementen, Biegsamkeit;

▶ von thermischen Anforderungen der Leiterplatte selbst – z.B. Wärmeausdehnung des Basismaterials.

Um die Leiterplatte produzieren zu lassen, müssen alle relevanten Informationen an den Leiterplattenhersteller übermittelt werden. Und hier entsteht oft das erste Problem für den Mitarbeiter der Arbeitsvorbereitung bzw. der CAM-Abteilung (Computer Aided Manufacturing).

1. Nur soviel Information wie nötig mitschicken

In vielen Fällen erhält die Arbeitsvorbereitung oder die CAM-Abteilung beim Leiterplattenhersteller eine komplette, sehr umfangreiche Dokumentation aus Werksnorm, Zeichnungen, Bestellunterlagen mit technischen Hinweisen und natürlich den digitalen Datensätzen der Leiterplatte. Aufgabe der Mitarbeiter ist es dann, aus diesen Unterlagen die relevanten Punkte herauszuarbeiten. Insbesondere wenn Hinweise in verschiedenen Dokumenten hinterlegt werden, kommt es häufig vor, dass die Angaben widersprüchlich sind, da nur selten beide Bereiche synchron "gepflegt" werden. Die Gefahr, wichtige Informationen zu übersehen oder falsch zu interpretieren, ist dann besonders groß. Deshalb gilt auch hier: Weniger ist mehr. Im Optimalfall erhält der Leiterplattenhersteller ein Schriftstück oder eine "readme"-Datei, in der alle relevanten Informationen zusammenfassend dokumentiert sind.

Beim Leiterplatten-Layout ist es eine Aufgabe des Leiterplatten-Designers, sich mit der technischen Machbarkeit seines Entwurfes, den Mög-

lichkeiten eines Leiterplattenherstellers oder dem marktüblichen Standard für die Herstellung einer Leiterplatte auseinanderzusetzen. Wenn dies nicht erfolgt oder das Layoutprogramm sogar mit falschen Parametern arbeitet, muss der CAM-Mitarbeiter beim Leiterplattenhersteller mithilfe des DRC (Design Rule Check) Fehler beheben (Bild 1).


2. Leistungsfähige Layout-Datenformate nutzen

Zu einem "Problem" kann das Datenformat werden.

das für die Übertragung der Layout-Informationen - Kupferlagen, Lötstopplacke etc. - gewählt wird. In Zeiten von Extended Gerber oder auch ODB++ ist es nicht mehr sinnvoll, das alte Format Standard Gerber zu verwenden. Standard Gerber bedeutet einen sehr hohen Zeitaufwand beim Einlesen der Daten aufgrund der Zuordnung von Blendentabellen - häufig sogar eine Blendentabelle pro Layer. Darüber hinaus hat es ein hohes Fehlerpotential angesichts des großen Interpretationsspielraums beim Konvertieren der Daten - z.B. Leading/ Trailing, negative Elemente und Rasterpolygone sind unbekannt. Im ungünstigsten Fall kann aufgrund des Interpretationsspielraums beim Datenexport die Netzliste verändert werden, was vom Leiterplattenhersteller nicht festgestellt werden kann.

3. Bohrinformationen mit Werkzeugzuordnung

Bei der Bereitstellung von Bohrinformationen ist zu beachten, dass die Bohrdurchmesser (Tool-Zuordnung)



I Bild 1. Mit dem Design Rule Check (DRC) prüft das CAM-Programm die Leiterplattendaten und ermittelt Abweichungen vom technisch Machbaren. In diesem Fall ist der Abstand zwischen zwei Pads zu gering.

in der Bohrdatei enthalten sind. Beim Export der Bohrdaten im Excellon2oder SM3000-Format z.B. werden die Wekzeuginformationen mit ausgegeben. Alle gängigen Leiterplatten-Layoutprogramme sind in der Lage, diese Informationen zu exportieren, so dass die CAM-Software des Leiterplattenherstellers die Durchmesserinformationen automatisch zuordnen kann. Alternativ müssen die Werkzeuge mithilfe einer Legende von Hand "eingetippt" werden - was bei 20 oder mehr

unterschiedlichen Bohrdurchmessern sehr fehlerträchtig wird.

4. Sonderlagen vermeiden

Viele Leiterplatten-Layouter arbeiten mit dem CAD-Programm Eagle oder Target, dessen Datenformate von den meisten Leiterplattenherstellern gelesen werden können. Die häufigsten Probleme mit Eagle-Leiterplatten ergeben sich durch die Verwendung von Lagen, die nicht standardmäßig importiert/exportiert werden - so genannte Sonderlagen. Sind solche Sonderlagen nicht eindeutig definiert, können wichtige Informationen verloren gehen.

5. Restringstärke einhalten

Je nach Produktionsverfahren benötigt man für die Herstellung von Durch-

1	Dokumentation	Struktur, Übersicht, readme.txt
2	Layout-Informationen	Extended Gerber, ODB++
3	Bohrdaten (wenn nicht ODB++)	Werkzeugzuordnung in den Dateien
4	Sonderlagen/Sonderinformationen	Dokumentation
5	Restringe	ausreichend trotz Bohrzugabe?
6	Aspect Ratio	ausreichend?
7	Isolation auf Innenlagen	ausreichend?
8	Lötstoppmaske	dokumentiert, machbar?
9	Linien	Strichstärken
10	Konturen	geschlossene Konturen?

I Anhand von 10 Punkten lässt sich prüfen, ob der Leiterplattenentwurf und die Dokumentation für den Leiterplattenhersteller richtig und vollständig sind.




HEGER GMBH Leiterplatten-Schnellservice

Leiterplatte in 4 Stunden · Multilayer in 24 Stunden · Garantierte Termintreue Entwicklung und Layout · Sonderleiterplatten · Bestückung und Test Mikroviatechnik · Mikrofeinstleiter · Mikro-BGA-LP's

www.hegergmbh.com

Oststraße 83 · 22844 Norderstedt · Tel. 040/5225022 · Fax 040/5264554 · E-Mail: Leiterplatte@hegergmbh.com



| Bild 2. Ein Ausschnitt der Lötstoppmaske eines Leiterplatten-Layouts mit 16 Kupferlagen, Lötstopplagen, Positionsdruck und fünf Bohrdateien – Durchkontaktierungen, Blindvias, Buriedvias.

kontaktierungen unterschiedlich große Restringe. Bei der Definition der für Durchkontaktierungen nötigen Bohrlöcher bedarf es beim Leiterplattenhersteller einer Bohrzugabe. Das bedeutet, dass die Bohrungen selbst größer ausgeführt werden, um nach dem Metallisierungsprozess den vom Leiterplatten-Designer gewünschten Enddurchmesser zu erreichen. In vielen Fällen wird diese Bohrzugabe jedoch nicht berücksichtigt und somit ein nicht ausreichend großer Restring generiert.

Definiert der Leiterplatten-Layouter Ringe (Donuts) anstelle von runden Lötanschlussflächen mit Bohrungen, müssen diese durch die Arbeitsvorbereitung überarbeitet werden. Bohrungen und Restringe müssen unabhängig vom Produktionsverfahren immer gemeinsam geschützt bzw. freigestellt werden. Bei Ringen wäre das nicht

möglich - das Kupfer würde wieder aus der Bohrung geäzt oder es würde erst keine Hülse aufgebaut werden.

6. Maximales Seitenverhältnis bei Bohrungen einhalten

Beim Metallisierungsprozess von Bohrungen ist das Verhältnis aus Bohrlochdurchmesser und Bohrlochtiefe zu beachten, das so genannte Aspect Ratio (AR). Bei der Leiterplattenherstellung müssen flüssige Medien das Bohrloch durchdringen - z.B. die Chemie im Galvanikprozess zur Abscheidung von Kupfer. Je kleiner die Bohrung und je tiefer das Bohrloch, desto schwieriger wird es. Aufgrund der Oberflächenspannung gelingt das dem flüssigen Medium ab einem bestimmten Verhältnis nicht mehr. Das Verhältnis liegt bei durchgehenden Bohrungen etwa bei 1:8 - d.h., das Bohrloch darf bis zu 8 Mal tiefer sein als die Bohrung im Durchmesser misst. Bei Sacklochbohrungen (Blindvias) beträgt das Verhältnis etwa 1:1.

7. Mindest-Isolationsabstand berücksichtigen

Für das Leiterplatten-Layout von Durchkontaktierungen - z.B. eine Ankontaktierung auf einer Innenlage -, müssen die Registrierungstoleranzen berücksichtigt werden. Als Isolationsabstand definiert der Leiterplattenhersteller, wie weit ein anderes Potential auf Innenlagen von einer Bohrlochkante minimal entfernt sein darf. Dieser Isolationsabstand dient also als "Sicherheit", um Kurzschlüsse durch den beim Stapeln und Verpressen der Multilayer bedingten Lagenversatz zu vermeiden. Wie groß der Isolationsabstand zu wählen ist, hängt von der Lagenanzahl und den Fertigungsanlagen des Leiterplattenherstellers ab. Sie ist im Normalfall in der "Technischen Machbarkeit" definiert.

8. Fertigungstoleranzen bei der Lötstoppmaske beachten

Der Registrierungsversatz spielt auch bei der Lötstoppmaske (Bild 2) eine wichtige Rolle. Der Sinn der Lötstoppmaske ist, das Lot in einem definierten Bereich zu halten und Kurzschlüsse durch Lotbrücken mit anderen Pads/ Potentialen zu vermeiden.

Wie alle Fertigungsprozesse, so ist auch der Belichtungsprozess für die Lötstoppmaske in der Genauigkeit Toleranzen unterworfen. Mit der Folge, dass die Lötstopplack-Freistellung größer sein muss als das Lötpad selbst - wenn die Lötanschlussflächen in jedem Fall ohne Lack sein sollen. Führt der Leiterplattendesigner die Freistellung nicht dementsprechend aus, kann der Leiterplattenhersteller die Lötstoppmaske gemäß seinen Prozessgenauigkeiten ohne großen Aufwand anpassen.

Schwieriger wird es, wenn in einigen Bereichen - z.B. BGAs (Bild 3) - die lackfreien Flächen gemäß dem vom Bauteilhersteller vorgegebenem Lotdepot definiert sind, in den restlichen Bereichen aber die Toleranzanpassung dem Leiterplattenhersteller überlassen wird. Dann ist es erforderlich, diese Bereiche eindeutig zu kennzeichnen oder sie gar mithilfe einer Extra-Lage zu separieren.

Insbesondere bei Finepitch-Bauteilen ist zu beachten, dass die verbleibenden Stege zwischen den Lötanschlussflächen, die "Lötstopp-Reststege", eine Mindestbreite aufweisen müssen, um einen festen Halt auf der Leiterplatte zu gewährleisten. Sind die Abstände nicht ausreichend, muss der Leiterplattenhersteller die Anschluss-



bereiche komplett freistellen (blocken). Die CAM-Software des Leiterplattenherstellers ist zwar in der Lage, für eine Einzelleiterplatte die Daten für eine Pastendruckschablone incl. Fiducials im endgültigen Nutzenformat zur Verfügung zu stellen – aber: Was jedoch wie mit Lotpaste bedruckt

werden soll bzw. wie groß die Flächen für die Lotpaste letztendlich ausgeführt werden müssen, weiß nur der Leiterplatten-Designer bzw. der Bestücker.

Schriften und grafische Elemente an minimale Strukturgröße anpassen

Für Schriften oder Logos auf der Leiterplatte sollte eine ausreichend große Strichstärke verwendet werden. Für die Darstellung der Beschriftung und der Logos müssten sonst unnötig teure Produktionsverfahren für Feinstrukturen gewählt werden. Arbeitet der Leiterplatten-Layouter gar mit Linienstärke "0", werden

die damit gezeichneten Elemente in seinem CAD-System zwar auf dem Bildschirm angezeigt, aber in vielen Fällen nicht ausgegeben bzw. exportiert. Somit erhält der Leiterplattenhersteller unvollständige Layoutinformationen – was nur durch Zufall festgestellt werden kann.

10. Auf geschlossene Kontur achten

Die Außenkontur - "Board Outline" oder "Dimension-Layer" - definiert den Fräsweg zum Heraustrennen der Leiterplatte. Sind diese Konturlinien im Optimalfall eine eigene Konturlage - nicht geschlossen, ist es für den Leiterplattenhersteller oft sehr schwierig, diese neu zu konstruieren. Insbesondere für die Erstellung oder Korrektur komplexer Konturen ist das CAM-System beim Leiterplattenhersteller nicht konzipiert. Für die Nutzenfertigung bzw. -konstruktion ist es optimal, die Nutzenzeichnung - z.B. im Format DXF oder HPGL - digital zur Verfügung zu stellen. Diese können dann importiert und für die weitere Bearbeitung genutzt werden.

Ein wichtiges Ziel bei der Entwicklung eines Produkts ist der erfolgreiche Herstellungsprozess. Der Designer einer Leiterplatte hat dafür viele Aspekte zu beachten. Berücksichtigt er zusätzlich diese zehn Punkte, steht im Normalfall einer unproblematischen Leiterplatten-Produktion nichts




Bild 3. Für BGAs gelten andere Regeln als für normale SMDs. Die Öffnung der Lötstoppmaske bestimmt das Lotdepot. Sie sollten separat oder gar mit einer eigenen Masken-Lage definiert werden.

mehr im Wege. Die Arbeitsvorbereitung beim Leiterplattenhersteller ist dann in der Lage, ohne großen Abstimmungsaufwand mit dem Leiterplatten-Layouter die Daten für die Produktion vorzubereiten. Dies spart beiden Seiten Zeit und dem Auftraggeber Kosten.



Karim Richlowski,

geboren in Marl, ist Techniker im Bereich Maschinenbau. Nach der Aus- bzw. Weiterbildung war er sechs Jahre Leiter der Konstruktion und Arbeitsvorbereitung in einem mittelständischen Produktionsbetrieb in Franken. Seit Juli 2006 ist er Leiter CAM/AV bei der Contag GmbH in Berlin.

richlowski@contag.de

Mit uns im Team ...



... schneller ins Ziel.

RAFI Eltec ermöglicht Ihnen als zuverlässiger und innovativer Partner den entscheidenden Vorsprung vor Ihrem Wettbewerb.

Als flexibler Technologiedienstleister entwickeln und produzieren wir, von der Idee bis zum fertigen Produkt, elektronische Baugruppen und Systeme nach Ihren spezifischen Anforderungen.

Hochautomatisierte SMD- und Chip-On-Board-Linien, integrierte Prüfprozesse und über 200 motivierte Mitarbeiter garantieren Ihnen Innovation, Flexibilität und Qualität.

Seien Sie Ihrem Wettbewerb um Radlängen voraus – informieren Sie sich unter

www.rafi-eltec.de







RAFI Eltec GmbH

Rengoldshauser Str. 17a D-88662 Überlingen Telefon: 07551 / 8000-0 Fax: 07551 / 8000-148 E-Mail: vertrieb@rafi-eltec.de